AI时代哪类半导体设备最为受益？从华为的“韬(τ)定律”说起

在这场从“平面几何”向“三维空间”演进的伟大长征中，混合键合（Hybrid Bonding）是一条必经之路，是长期的超级主线，而 刻蚀（Etch）设备和薄膜沉积（Deposition） 设备凭借其对空间塑造的绝对统治力，其价值量的持续显著上升，将成为这轮AI周期里半导体设备最核心的变化。

在过去长达半个多世纪的半导体发展史中，摩尔定律（Moore's Law）是整个产业无可争议的最高指挥棒 。晶圆制造的核心叙事围绕着“线宽微缩”展开，即如何在二维平面上将晶体管雕刻得越来越小 。 今天，华为公司董事、半导体业务部总裁何庭波提出的 “韬（τ）定律 ” 是一个关键，她 一语道破了全球芯片产业正在发生的、最核心的变化： 整个行业正加速告别“高精度的平面雕刻”，全面跨入高深宽比的“立体建造”时代即芯片的“垂直化（Verticalization）”时代 。 在此前的时代，光刻机（Lithography）是绝对的行业主角，从DUV到EUV，每一次光刻技术的跃升都直接决定了制程红利的释放，ASML也因此登上了半导体设备权力的巅峰 。 然而，当摩尔定律的物理制程无限逼近1nm的原子孔径极限，量子隧穿效应引起的漏电、功耗激增以及高昂的掩膜成本，让传统的二维平面微缩（2D Scaling）难以为继 。 更为紧迫的是，AI 算力需求的呈指数级爆发，对芯片的带宽、功耗和集成度提出了前所未有的严苛要求 。传统的平面结构已经无法填平算力与存储之间的“内存墙”鸿沟 。 半导体产业被迫迎来了一场颠覆性的变革。

解读 “韬（τ）定律” ：

半导体新路径的“垂直化”趋势

如何理解 “韬（τ）定律” ？ 在经典电子学中，希腊字母 τ 通常代表RC时延（ τ=R ×C ），即电阻R与电容C的乘积， 它是限制芯片信号传输速度和功耗的核心物理瓶颈 。在二维平面时代，随着线宽不断收缩，导线的截面积急剧减小导致电阻 R飙升，导线间距变密导致互连电容C激增，互连线时延（Interconnect Delay）已经超越晶体管开关时延，成为芯片整体性能的系统性杀手 。华为因此提出的 “韬（τ）定律” ，其本质正是： 通过三维空间对芯片垂直构造，打破RC时延的物理锁链 。 即通过在垂直方向上进行晶体管、存储单元和芯片的高密度堆叠，将原本在平面上长达数毫米甚至数厘米的信号传输路径，缩短至微米级甚至纳米级，从而在系统层面上彻底重构了算力密度与传输效率 。 “韬（τ）定律” 的内核，是半导体架构从平面几何向空间几何的升维。当二维空间的红利消耗殆尽，三维空间的‘垂直化’就成为了容纳百亿级晶体管、跨越存储壁垒的唯一出路。 这一“垂直化”趋势在当前全球AI巨头的核心旗舰产品中已经得到了完美的印证 。

• Apple的UltraFusion架构利用超高密度的多芯片互连，实现了惊人的吞吐量 ；
  
• NVIDIA的NVLink-C2C技术实现了CPU与GPU之间的高带宽、超低时延互连 ；
  
• AMD则凭借其前沿的Chiplet（芯粒）设计在服务器市场上大放异彩 ；
  
• TSMC的CoWoS先进封装技术更是成为了支撑整个AI时代的算力基石 。
  

无论是HBM（高带宽内存）的垂直堆叠，还是3D NAND闪存层数突破300层，亦或是未来的3D DRAM，行业正在将所有的物理和工程资源倾注于立体垂直空间的开拓中，告别曾经的平面 。

Hybrid Bonding （混合键合） ：

重塑半导体后道复杂度的高级超级主线

在这场“垂直化”的变革中，后道先进封装与前道晶圆制造的界限正变得越来越模糊 。 后道工艺的复杂度大幅推高，其本质是在让封装越来越“前道化” 。 而在这一技术演进的过程中，混合键合（Hybrid Bonding）已成为一条不可动摇的长期超级主线 。 在传统的先进封装（如CoWoS或早期的HBM堆叠）中，芯片之间或芯片与基板之间的连接主要依赖于传统的微凸点（Micro-bump） 。然而，随着堆叠层数的增加和对带宽要求的提高，Micro-bump正迎来其物理极限 。当凸点间距（Pitch）尝试缩小到10微米以下时，传统的锡膏焊接会面临极大的工艺挑战： 由于间距过近，焊接过程中极易发生桥接短路，且凸点带来的寄生电容和接触电阻会显著增加，导致功耗与延迟无法满足AI集群的要求 。 Hybrid Bonding（混合键合）则是解决这一痛点的终极武器 。 它抛弃了传统的金属凸点，直接在超高平整度的晶圆表面，将介质层（如二氧化硅或碳氮化硅）与铜接垫（Cu Pad）进行无缝的分子级键合 。在常温下，介质层首先通过亲水性键合连接，随后经过高温度退火，利用铜的原子扩散实现金属间的永久融合 。这一技术将键合间距（Pitch）直接拉低至1微米甚至几百纳米级别，带来了三大革命性的物理优势：

• IO密度呈指数级飙升： 相比传统Micro-bump，Hybrid Bonding可提供提升10倍到100倍的互连密度，为HBM4及更高世代提供每秒数太字节（TB/s）的极致带宽 。
  
• 功耗与延迟降至冰点 ：由于没有了凸点带来的寄生效应，信号传输通道几乎等同于前道芯片内部的金属互连，大幅降低了传输损耗 。
  
• 厚度控制达到极致 ：在HBM4时代，垂直堆叠层数将走向16层甚至更高，Hybrid Bonding 由于去除了凸点高度，允许在极薄的物理限制内堆叠更多的存储核心 。
  

在半导体行业从“平面微缩”向“立体化”跃迁的剧变中， 微凸点技术是盖平房的“脚手架”，而 Hybrid Bonding 则是建造百层摩天大楼的“钢筋熔接” 。 所以，完全可以说： Hybrid Bonding （混合键合） 是未来HBM4和高端AI芯片在先进封装阶段的必经之路 。 没有Hybrid Bonding的原子级互连，HBM4标称的超高性能就无法在现实世界中落地；同样，高端AI芯片也将在“内存墙”与“散热墙”的夹击下陷入停滞。

核心设备价值量重估：

刻蚀和薄膜沉积 的黄金时代

结构一旦发生彻底的系统性变化与重塑，最底层的受益者必然是负责塑造这些结构的半导体设备 。随着芯片整体架构从“由光刻主导的2D微缩”走向“由三维立体驱动的垂直化”，整个半导体前道设备行业的蛋糕（利润）正在被重新分配：
刻蚀（Etch）和薄膜沉积（Deposition）的价值量占比，正在迎来长期的、显著的上升趋势 。 所有三维立体结构的本质，都可以归结为八个字： “刻得更深，镀得更匀” 。 当制造重点从“如何在线宽上看得清”转移到“如何在深度上挖得准、在内壁上贴得平”时，刻蚀机和薄膜沉积设备直接从幕后走向了舞台的绝对中央 。

• Etch设备：极限制程下的高深宽比“定向爆破”

在垂直化结构中， 高深宽比（High Aspect Ratio, HAR）刻蚀 成为了难度最高、价值量最大的工艺环节 。以3D NAND或HBM中的硅通孔（TSV）为例，工程师需要在硅片上挖掘出深宽比达到40:1、50:1甚至更高的深孔 。在如此极端的几何结构中，刻蚀工艺面临着极其恶劣的物理和化学环境： 刻蚀气体和高能等离子体离子必须笔直地穿过漫长狭窄的通道到达底部，且不能破坏孔的侧壁 。 如果控制不当，极易产生侧壁“弓形畸变（Bowing）”、扭曲或底部未打通等致命缺陷，直接导致整颗高价值芯片报废 。这种技术壁垒的提升，将直接导致先进刻蚀机在晶圆厂CapEx（资本支出）中的金额占比持续的走高 。

• Deposition设备：原子级的“完美保形”

与刻蚀相辅相成的是薄膜沉积 。当深孔被成功挖掘出来后，接下来的挑战是如何在深孔内部完美地填充绝缘介质和金属导电层 。 传统的化学气相沉积（CVD）和物理气相沉积（PVD）在面对高深宽比结构时显得捉襟见肘，由于物理几何限制，气相前驱体往往在深孔的顶部边缘过快堆积，导致孔口过早封闭，从而在深孔内部留下未被填充的空洞（Void） 。在动辄数GHz的高频AI芯片中，内部空洞会导致严重的电场集中与热失效 。 这迫使更加先进的 薄膜沉积（Deposition） 技术走向了台前 。 先进的 薄膜沉积（Deposition）设备 通过将化学反应逐个单原子层地限制在晶圆表面，能够实现真正的“单原子层级精准控制” 。无论结构多么复杂、深宽比多么夸张，都能在孔内壁沉积出厚度完全均一、完全保形（Conformal）的优质薄膜，实现无空洞填充（Void-free Filling） 。 随着垂直化结构的层数成倍增加，每一层之间都需要大量的绝缘层、阻挡层和电荷俘获层， 薄膜沉积 设备的重用次数和价值量占比随之将呈现巨大的增长 。 “垂直化”带来的设备价值量转移，正在重塑全球半导体设备市场的传统版图 。过去，ASML凭借在EUV光刻领域的绝对垄断，独领风骚 ；而如今，随着AI设备周期进入深水区： 刻蚀（Etch）设备和薄膜沉积（Deposition）设备将 充分享受芯片3D化带来的CapEx红利 。在立体建筑的竞赛中，光刻机负责画出精准的空间图纸，而刻蚀和薄膜沉积则成为了真正决定这座大楼能盖多高的水泥、钢筋与重型挖掘机 。 对于处于特殊地缘政治环境下的中国半导体产业链而言，这一变化更提供了一条极为宝贵的“新路径”。 “韬（τ）定律” 和芯片垂直化趋势告诉我们，提升系统整体算力、跨越物理限制的方法，不再仅仅依赖于将物理线宽单向推进到2nm以下 。 对未来的展望 通过大力发展先进封装、HBM堆叠和基于Hybrid Bonding的Chiplet架构，我们可以在相对成熟的平面制程节点上，通过“空间换时间”、“结构换微缩”的方式，大幅提升系统级的算力密度 。 所以，请记住：

在这场从“平面几何”向“三维空间”演进的伟大长征中，混合键合（Hybrid Bonding）是一条必经之路，是长期的超级主线，而 刻蚀（Etch）设备和薄膜沉积（Deposition） 设备凭借其对空间塑造的绝对统治力，其价值量的持续显著上升，将成为这轮AI周期里半导体设备最核心的变化 。